Voor bezoekers van Electronica 2024

Boek nu je tijd!

Het enige dat nodig is, is een paar klikken om uw plaats te reserveren en het stand -ticket te krijgen

Hall C5 Booth 220

Voorafgaande registratie

Voor bezoekers van Electronica 2024
Jullie melden zich allemaal aan! Bedankt voor het maken van een afspraak!
We sturen u de stand -tickets per e -mail zodra we uw reservering hebben geverifieerd.
Huis > Nieuws > TSMC zal grote chips produceren die twee keer zo groot zijn als de grootste chips van vandaag, met een vermogen van verschillende kilowatt
RFQs/bestelling (0)
Nederland
Nederland

TSMC zal grote chips produceren die twee keer zo groot zijn als de grootste chips van vandaag, met een vermogen van verschillende kilowatt


Denk je dat AMD's instinct MI300X en NVIDIA's B200 GPU erg groot zijn?TSMC heeft onlangs aangekondigd tijdens een Noord -Amerikaanse technologieseminarie dat het een nieuwe versie van Cowos Packaging Technology ontwikkelt, die de grootte van System Level Packaging (SIP) met meer dan twee keer zal vergroten.De OEM -fabriek voorspelt dat deze enorme pakketten van 120x120mm zullen gebruiken en meerdere kilowatt vermogens verbruiken.

De nieuwste versie van Cowos stelt TSMC in staat om silicium tussenlagen te produceren die ongeveer 3,3 keer groter zijn dan fotomaskers (of maskers, 858 vierkante millimeter).Daarom kunnen logica, 8 HBM3/HBM3E -geheugenstapels, I/O en andere kleine chips (chipetten) tot 2831 vierkante millimeter bezetten.De maximale substraatgrootte is 80 x 80 millimeter.AMD's instinct MI300X en NVIDIA's B200 gebruiken beide deze technologie, hoewel de B200 -chip van NVIDIA groter is dan de MI300X van AMD.

De volgende generatie Cowosl zal in 2026 in productie worden gebracht en zal in staat zijn om een tussenliggende laag van ongeveer 5,5 keer de grootte van het masker te bereiken (die misschien niet zo indrukwekkend is als de 6 -maalmaskergrootte die vorig jaar is aangekondigd).Dit betekent dat 4719 vierkante millimeter beschikbaar zal zijn voor logica, maximaal 12 HBM -geheugenstapels en andere kleine chips.Dit type SIP vereist een groter substraat en volgens de dia's van TSMC overwegen we 100x100 millimeter.Daarom zullen dergelijke chips geen OAM -modules kunnen gebruiken.

TSMC zal daar niet stoppen: tegen 2027 zal het een nieuwe versie van Cowos -technologie hebben, die 8 keer of meer keer de grootte van de tussenliggende laag zal maken, wat een ruimte biedt van 6864 vierkante millimeter voor chiplet.Een van de voorgestelde ontwerpen van TSMC is gebaseerd op vier gestapelde geïntegreerde systeemchips (Soics), gecombineerd met 12 HBM4 -geheugenstapels en extra I/O -chips.Een dergelijke kolos zou zeker een enorme hoeveelheid kracht consumeren - degenen die hier worden besproken, zijn verschillende kilowatt en vereisen zeer complexe koeltechnieken.TSMC verwacht ook dat dit type oplossing een substraat van 120x120 mm zal gebruiken.

Interessant is dat Broadcom eerder dit jaar een aangepaste AI -chip toonde met twee logische chips en 12 HBM -geheugenstapels.We hebben geen specifieke specificaties voor dit product, maar het ziet er groter uit dan AMD's instinct MI300X en NVIDIA's B200, hoewel het niet zo groot is als het 2027 -plan van TSMC.

Selecteer Taal

Klik op de ruimte om te verlaten